搜索资源列表
smallkeybaord
- 用verilog写的4*4小键盘按键检测程序。本工程已经编译好。可以直接在Atera DE1 Fpga开发板上运行
GaussDOG
- 利用DK+Handel-C工具实现SIFT算法的前期预处理功能(高斯DOG图像序列生成)的源代码。 DK+Handel-C工具能直接把基于C语言的设计转变为优化的HDL(可以实现：C到VHDL、C到Verilog、C到EDIF等的自动生成)，进而通过FPGA实现。从而保证了各种复杂的高难算法在工程应用的实时性，为许多复杂算法具体工程实现提供了重要技术手段。 源代码采用Handel-C语言编程(Handel-C由C/C++演化而来)，在DK环境中运行，可以自动实现C到VHDL、C到Veri
16qam 实现代码
- verilog编写的16qam调制程序，将所有东西装入工程，运行mmm16主程序。其中载波为一个周期采十个点，并乘以2^8-1取整数。
用FPGA实现DDS信号发生及用MODELSIM仿真
- 该工程是用verilog编写，FPGA内部产生ROM及ADD加法器。ROM中存正弦波信号。文件夹中还包含modelsim仿真。
FFT_64point
- 该工程实现了一个64点DIF FFT，verilog编写，通过Modelsim功能仿真。
FPGA-and-DS18B20
- FPGA与测温芯片DS18B20的通信实现，用verilog语言编写。有实际验证过的工程，有实验报告，有DS18B20的资料，适合快速了解。-FPGA chip with the DS18B20 temperature achieved with verilog language. Verified with the actual project, there are experimental reports, the DS18B20 data for quick understanding.
SPI3_8bit
- 一整套通用的用Verilog代码实现的SPI3接口（8bit接口）协议代码，包含ISE工程文件，本代码在Xilinx公司的FPGA上实现，并且有Modelsim仿真的源文件-SPI3 verilog code（including ISE project and modelsim code)
uart
- Verilog实现串口收发数据，包括整个quartus工程-Verilog serial port to send and receive data, including the whole quartus project
i2c_master_slave_core
- I2C总线的verilog语言实现，稍经修改即可应用于实际工程-I2C bus implementation of Verilog language, slightly modified to apply practical engineering
usbFPGAconnect
- 该例程是PC机通过FX2-CY7C68013-A的USB2.0控制芯片与FPGA实现通信。其中的工程和代码包括PC机上的USB固件程序、驱动程序、上位机程序，FPGA上的VERILOG通信程序。-The routine is a PC, through the FX2-CY7C68013-A of the USB2.0 controller chip and the FPGA to achieve communication. One of the projects and code, incl
ad7818_control
- 本工程是使用Verilog语言，实现了对ad7818采样芯片的灵活控制，包含了原代码和Modelsim仿真程序和仿真结构图-Write by Verilog language.It s the controllor of the ad7818.
test_pll
- 使用modelsim se6.5d仿真altpll锁相环 完整工程，verilog代码，因为没找到选的是vhdl-simulation pll with modelsim se6.5d
infrared
- 使用verilog语言控制CPLD通过红外收发器进行红外通讯，其中simple.qpf为发送端的工程文件，recive文件夹中的recive.qpf是接收端工程文件-CPLD Verilog language to control the use of infrared transceiver through infrared communication, which simple.qpf for the sending end of the project file, recive folde
memory_to_vector
- 这是一个Quartus的工程文件和verilog代码，讲如何把memory 变成vector-memory to vector
LED2
- 采用Verilog hdl编程语言实现led显示，有工程代码用QII软件编译调试-led Verilog hdl
VGA
- 采用Verilog hel语言实现VGA的驱动，非常实用的源程序，有工程，晶振为有源晶振50的-Verilog hel VGA
upload_code
- 每个代码见压缩包内文件名，分别为使用单片机控制AD9627的代码，已在硬件电路实现；基于FPGA的DDR SDRAM控制源代码，将文件夹内文件加入同一工程即可；以及三份FPGA内部学习资料。 C代码开发环境为KeilC，verilog代码开发环境为Quartus。 -See each code within the compressed package file name, respectively, for the use of the AD9627 single-chip contr
anjianxiaodou
- 基于verilog的按键消抖程序设计，包括整个工程文件-Based on the key consumer Buffeting verilog program design, including the entire project file
CLK_V
- Quartus II工程压缩文件，是一个典型的基于FPGA的数字钟工程项目，有50MHz分频、计数、译码等模块。采用Verilog语言编写。-Quartus II project files, is a typical FPGA-based digital clock project, there are sub-50MHz frequency, counting, decoding modules. The use of Verilog language.
serial_xiangguan
- 用verilog编写的一个相关检测的工程，注释比较详细，里面的算法理解起来可能会有一定的难度-Verilog prepared with detection of a related project, more detailed comments, which the algorithm may be understood to a certain degree of difficulty